必看！EMC硬件设计规范与滤波器使用注意事项
本规范重点在单板的EMC设计上，附带一些必须的EMC知识及法则。在印制电路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰。问题的种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线形成的回路拾取噪声等。
在高速逻辑电路里，这类问题特别脆弱，原因很多：
1、电源与地线的阻抗随频率增加而增加，公共阻抗耦合的发生比较频繁；
2、信号频率较高，通过寄生电容耦合到步线较有效，串扰发生更容易；
3、信号回路尺寸与时钟频率及其谐波的波长相比拟，辐射更加显著。
4、引起信号线路反射的阻抗不匹配问题。
解决办法：
②电源线与回线越宽越好；
③缩短印制线长度；
④电源分配系统去耦。
2、 模拟电路与数字电路占不同的区域
3、 高频放在PCB板的边缘，并逐层排列
4、 用地填充空着的区域
3、针对长平行走线的串扰，增加其间距或在走线之间加一根零伏线。
4、手工时钟布线，远离I/O电路，可考虑加专用信号回程线。
5、关键线路如复位线等接近地回线。
6、为使串扰减至最小，采用双面＃字型布线。
7、高速线避免走直角。
8、强弱信号线分开。
高频射频屏蔽的关键是反射，吸收是低频磁场屏蔽的关键机理。
2、工作频率低于1MHz时，噪声一般由电场或磁场引起，(磁场引起时干扰，一般在几百赫兹以内)，1MHz以上，考虑电磁干扰。单板上的屏蔽实体包括变压器、传感器、放大器、DC/DC模块等。更大的涉及单板间、子架、机架的屏蔽。
3、 静电屏蔽不要求屏蔽体是封闭的，只要求高电导率材料和接地两点。电磁屏蔽不要求接地，但要求感应电流在上有通路，故必须闭合。磁屏蔽要求高磁导率的材料做 封闭的屏蔽体，为了让涡流产生的磁通和干扰产生的磁通相消达到吸收的目的，对材料有厚度的要求。高频情况下，三者可以统一，即用高电导率材料(如铜)封闭并接地。
4、对低频，高电导率的材料吸收衰减少，对磁场屏蔽效果不好，需采用高磁导率的材料(如镀锌铁)。
5、磁场屏蔽还取决于厚度、几何形状、孔洞的最大线性尺寸。
6、磁耦合感应的噪声电压UN＝jwB.A.coso＝jwM.I1，(A为电路2闭合环路时面积；B为磁通密度；M为互感；I1为干扰电路的电流。降低噪声电压，有两个途径，对接收电路而言，B、A和COS0必须减小；对干扰源而言，M和I1必须减小。双绞线是个很好例子。它大大减小电路的环路面积，并同时在绞合的另一根芯线上产生相反的电动势。
7、防止电磁泄露的经验公式：缝隙尺寸<λmin/20。好的电缆屏蔽层覆视率应为70％以上。
2、好的接地方式：树形接地
4、对电缆屏蔽层，L< 0.15λ时，一般均在输出端单点接地。L<0.15λ时，则采用多点接地，一般屏蔽层按0.05λ或0.1λ间隔接地。混合接地时，一端屏蔽层接地，一端通过电容接地。
5、对于射频电路接地，要求接地线尽量要短或者根本不用接线而实现接地。最好的接地线是扁平铜编织带。当地线长度是λ/4波长的奇数倍时，阻抗会很高，同时相当λ/4天线，向外辐射干扰信号。
7、接地还包括当用导线作电源回线、搭接等内容。
一个典型信号的频谱：
3、使用铁氧体磁珠安装在元件的引线上，用作高频电路的去耦，滤波以及寄生振荡的抑制。
4、尽可能对芯片的电源去耦(1-100nF)，对进入板极的直流电源及稳压器和DC/DC转换器的输出进行滤波(uF)。
推荐
-
-
QQ空间
-
新浪微博
-
人人网
-
豆瓣
